www.beck-ipc.com
www.beck-ipc.comwww.beck-ipc.com  | ImprintImprint
FAQFAQ  | SearchSearch  |
RegisterRegister   |LoginLogin

SC143 Daten Bus

Questions and discussions about the hardware of the IPC@CHIP® products SC123, SC143, SC23 and SC24.

SC143 Daten Bus

Postby ChWehbe » 17.11.2013, 23:12

Hallo,

der SC143 ist mit einem AT32UC3A3 ueber einem Dual-Port RAM IDT70V24 verbunden.
Auf der UC3 bekomme ich die Daten LOW/HIGH Bytes vertauscht. OK !
Ich habe vor auf der UC3 Seite D0-D7(UC3) mit D8-D15(IDT) und D8-D15(UC3) mit D0-D7(IDT) zu verbinden.
Ausserdem werden EBI-A0=LBEN(UC3) mit HBEN(IDT) und EBI-NWE1=HBEN(UC3) mit LBEN(IDT) verbunden.
Gibt es eine bessere möglichkeit?.

Ein anderes Problem ist, dass der SC143 nicht mehr läuft, wenn zwei IDT70V24 angeschlossen sind.
Alle Datenleitungen werden auf LOW gezogen ??
Kann der SC1143 keine zwei Bausteine an dem Adr-/Daten-BUS vertragen?

Gruss und Danke im Voraus


--------------------------------------------------
NOTE: besten Dank an Nessie für die Infos
Ch.Wehbe

Re: SC143 Daten Bus

Postby Nessie » 18.12.2013, 13:31

Hallo

Auf der UC3 bekomme ich die Daten LOW/HIGH Bytes vertauscht. OK !

Warum denn? Ich sehe keinen Grund warum es vertauscht sein sollte, außer es ist falsch angeschlossen.

Ich habe vor auf der UC3 Seite D0-D7(UC3) mit D8-D15(IDT) und D8-D15(UC3) mit D0-D7(IDT) zu verbinden.
Ausserdem werden EBI-A0=LBEN(UC3) mit HBEN(IDT) und EBI-NWE1=HBEN(UC3) mit LBEN(IDT) verbunden.
Gibt es eine bessere möglichkeit?.

Wie der UC3 an ein Dualport RAM angeschlossen werden muss, müssen Sie woanders fragen.

Ein anderes Problem ist, dass der SC143 nicht mehr läuft, wenn zwei IDT70V24 angeschlossen sind.
Alle Datenleitungen werden auf LOW gezogen ??
Kann der SC1143 keine zwei Bausteine an dem Adr-/Daten-BUS vertragen?

Das kommt auf das Layout, Eingangskapazitäten und andere Randbedingungen an. Ich würde es nicht empfehlen. Der Adress-/datenbus, der außen zur Verfügung steht, ist der gleiche der innen RAM und Flash ansteuert, d.h. wenn außen eine zu große Kapazität von angeschlossenen Bausteinen dranhängt, läuft der innen auch nicht mehr.

Ich würde mir auch mal Gedanken über das Signal "Busy" des DP-RAMs machen.

Informationen über das Verhalten des SC1x3 bzgl. high/lowbytes und der Logik ist in Kapitel 6.1.4 Hardware Manual zu finden.
Da gibts auch ein paar Informationen über das Signal ARDY (Kap. 8.3.2), was Sie wahrscheinlich für Busy verwenden können.
Ich würde mir das Timing genau anschauen.

Ganz allgemein:
http://www.beck-ipc.com/de/download/loa ... de_V10.pdf

Ciao

Nessie
IPC@CHIP Fanclubgründer

Re: SC143 Daten Bus

Postby ChWehbe » 23.12.2013, 12:30

Hallo Nessie,

Danke für Ihre Antwort.
Vor 3 Wochen habe ich meine Platine gefertigt und kann folgendes dazu sagen:

SC143 mit 2x externe DP-RAMs geht nicht obwohl der SC143 Daten Bus über 2x LCH245 Tranceiver
mit den beiden DP-RAMs verbunden ist. Der WR geht auf beiden problemlos.
Der RD ist abhaengig vom DPRAM-CS. Durch A16 werden beide CS unterschieden.
Die gelesenen Daten sind bei dem ersten DPRAM OK und beim dem zweiten 00H.
Vertausche ich die CS Leitungen. so wandert sich der Lesefehler.
Inzwischen habe ich viele Versuche wegen Timing ausprobiert ohne erfolg und deshalb gebe ich es auf.

Schöne Feiertage

Gruß
Ch.Wehbe

Re: SC143 Daten Bus

Postby Nessie » 21.01.2014, 13:04

Ich würde nicht mehr als einen Transceiver am SC143 anschließen. Schon die Belastung von zwei ist eigentlich zu viel.
Man kann noch ein paar Serienwiderstände einfügen, um die Belastung etwas zu reduzieren.
Wenn ein Kanal geht und der andere nicht, deutet das darauf hin, dass sie unterschiedlich sind, obwohl der Schaltplan gleich ist. Das deutet auf das Layout hin und das wiederum, dass alles schon an der Grenze ist und nicht serientauglich.
Das müsste eigentlich funktionieren, wenn man es ordentlich aufzieht.
Allerdings braucht man schon ein gescheites Oszi oder einen guten Logicanalyzer um das messen zu können.

Ich würde mir mehr Sorgen über Busy und die damit zusammenhängende Logik machen. Was passiert, wenn von zwei Seiten gleichzeitig auf die gleiche Speicherstelle zugegriffen wird?
Prizipiell müsste sich das mit ARDY lösen lassen, allerdings ist das Signal eine ziemlich gute CPU-Bremse. An der Stelle kommt die Frage nach dem Datendurchsatz.

Ich würde mich wegen schlechter Signalqualität nicht abschrecken lassen. Das lässt sich in den Griff kriegen.

Vielleicht lässt sich der Datenaustausch ja auch ganz anders aufziehen. Parallele Schnittstellen sind immer so aufwendig.

Ciao

Nessie
IPC@CHIP Fanclubgründer

Return to SC1x3/SC2x


Who is online

Users browsing this forum: No registered users and 2 guests


cron